PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-347435

(43) Date of publication of application: 05.12.2003

(51)Int.CI.

H01L 21/8247 G11C 16/06 H01L 27/115 H01L 29/788 H01L 29/792 H03K 17/30

(21)Application number: 2002-150246

(71)Applicant : RICOH CO LTD

(22)Date of filing:

24.05.2002

(72)Inventor: NAKANISHI HIROAKI

YOSHIDA MASAAKI


IWAI MORIIE


(54) SEMICONDUCTOR DEVICE


(57)Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile memory cell which can be rewritten without applying a high voltage between the source region and the drain region.

SOLUTION: A floating gate 15a formed on a control gate region 9a through a silicon oxide film 11 spreads partially above a tunnel oxide film 13b on a control gate region 9b. A floating gate 15b formed on the control gate region 9b through the silicon oxide film 11 spreads partially above a tunnel oxide film 13a on the control gate region 9a. When a high voltage is applied to the control gate region 9a and a low voltage is applied to the control gate region 9b, electrons are injected into the floating gate 15a from the part spreading above the control gate region 9b through the tunnel oxide film 13b and electrons are extracted from the part spreading above the control gate region 9a into the floating gate 15b through the tunnel oxide film 13a.







LEGAL STATUS

[Date of request for examination]

14.12.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-347435 (P2003-347435A)

(43)公開日 平成15年12月5日(2003.12.5)


(51) Int.Cl.'		識別記号	F	I			ž	·-7]-ド(参考)
H01L	21/8247		но	зк	17/30		E	5 B O 2 5
G11C	16/06		нo	1 L	29/78		371	5 F O 8 3
H01L	27/115				27/10	•	434	5 F 1 O 1
	29/788		G 1	1 C	17/00		632C	5 J O 5 5
	29/792							
		審査請求	未韻求	請求項	質の数7	OL	(全 12 頁)	最終頁に続く
(21)出願番号 特願2002-150246(P2002-150246)		(71)出願。	人 0000	06747			
					株式	会社リコ	_	
(22)出願日		平成14年5月24日(2002.5.24)			東京	都大田区	中馬込1丁目	3番6号
			(72)発明	者 中西	啓哲		
					東京	都大田区	中馬込1丁目	3番6号 株式
			İ		会社	リコー内	T	
			(72)発明	者 吉田	雅昭		
					東京	都大田区	中馬込1丁目	3番6号 株式
					会社	リコー内	T	
			(74)代理	人 1000	85464		
					弁理	土 野口	繁雄	
						,		最終頁に続く


(54) 【発明の名称】 半導体装置


(57) 【要約】

【課題】 ソース領域とドレイン領域の間に高電圧を印加せずに書き替えることができる不揮発性メモリセルを提供する。

【解決手段】 コントロールゲート領域9a上にシリコン酸化膜11を介して形成されたフローティングゲート15aの一部はコントロールゲート領域9b上のトンネル酸化膜13b上に延伸している。コントロールゲート領域9b上にシリコン酸化膜11を介して形成されたフローティングゲート15bの一部はコントロールゲート領域9a上に延伸している。コントロールゲート領域9aに高電圧、コントロールゲート領域9aに高電圧、コントロールゲート領域9aにで電子が一ト9aにはコントロールゲート領域9b上に延伸する部分からトンネル酸化膜13bを介して電子が注入され、フローティングゲート9bにはコントロールゲート領域9a上に延伸する部分からトンネル酸化膜13aを介して電子が引き抜かれる。







【特許請求の範囲】

【請求項1】 第1導電型の半導体基板上に互いに分離して形成された第2導電型のコントロールゲート領域、ソース領域及びドレイン領域と、前記ソース領域とドレイン領域の間のチャンネル領域とはゲート酸化膜を介し、前記半導体基板及び前記コントロールゲート領域とは絶縁膜を介して前記チャンネル領域上から前記コントロールゲート領域上に延伸して形成されたフローティングゲートを備えたセンストランジスタを2個もち、両は五いに他方のセンストランジスタの前記コントロールゲート領域上に延伸して前記コントロールゲート領域とは、この酸化膜の少なくとも一部はトンネル酸化膜を構成する不揮発性メモリセルを備えたことを特徴とする半導体装置。

【請求項2】 前記センストランジスタは低耐圧トランジスタである請求項1に記載の半導体装置。

【請求項3】 前記ソース領域及び前記ドレイン領域は前記センストランジスタごとに設けられており、2組の前記ソース領域及び前記ドレイン領域は前記半導体基板上に同じ方向に形成されている請求項1又は2に記載の半導体装置。

【請求項4】 前記フローティングゲート上に絶縁膜を介して形成され、前記コントロールゲート領域と電気的に接続されている導電体を前記センストランジスタごとに備えている請求項1、2又は3のいずれかに記載の半導体装置。

【請求項5】 請求項1から4のいずれかに記載の前記 不揮発性メモリセルと、前記不揮発性メモリセルの記憶 状態に応じて出力信号を出力する出力回路からなる切替 え回路を備えていることを特徴とする半導体装置。

【請求項6】 入力電圧を分割して分割電圧を供給するための分割抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路を備えた電圧検出回路を備えた半導体装置において、

前記分割抵抗は、複数の抵抗値調整用抵抗素子が直列に 接続され、前記抵抗値調整用抵抗素子に対応してトラン ジスタが並列に接続されており、前記トランジスタごと に前記トランジスタのオンとオフを切り替えるための 諸項5に記載の切替え回路を備えていることを特徴とす る半導体装置。

【請求項7】 入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路を備えた定電圧発生回路を備えた半導体装置において、

前記分割抵抗は、複数の抵抗値調整用抵抗索子が直列に

接続され、前記抵抗値調整用抵抗索子に対応してトランジスタが並列に接続されており、前記トランジスタごとに前記トランジスタのオンとオフを切り替えるための請求項5に記載の切替え回路を備えていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に不揮発性メモリを備えた半導体装置及びその製造方法に関するものである。本明細書において、第1導電型とはP型又はN型であり、第2導電型とは第1導電型とは逆導電型のN型又はP型である。

[0002]

【従来の技術】EEPROM (Electrically Erasable Programmable Random Access Memory)と称される不揮発性メモリセルの用途として、最も多い用途がメモリデバイス用である。メモリデバイスにおいて最も重要な条件は集積度である。そこで、多数のメモリセルをマトリックス状に配置し、セルの駆動部分であるデコード回路やセンス回路等を多数のメモリセルで共通にすることにより、チップ上の面積を少なくして集積度を上げている。

【0003】図7に従来例の不揮発性メモリセルの平面 図を示す。このような不揮発性メモリセルは例えば特開 平6-85275号公報や特表平8-506693号公 報に記載されている。

【0004】P型半導体基板101に、N型拡散層103,105,107と、N型拡散層からなるコントロールゲート109が形成されている。N型拡散層103と105は間隔をもって形成され、N型拡散層105と107は間隔をもって形成されている。

【0005】N型拡散層103と105の間の領域を含むP型半導体基板101上に、N型拡散層103及び105と一部重複して、ゲート酸化膜(図示は省略)を介して、ポリシリコン膜からなるセレクトゲート111が形成されている。N型拡散層103,105及びセレクトゲート111はセレクトトランジスタ115を構成する。N型拡散層103は、複数の不揮発性メモリセルで共通の共通ソースライン117に電気的に接続されている。

【0006】N型拡散層105と107の間の領域を含むP型半導体基板101上及びコントロールゲート109上に連続して、シリコン酸化膜(図示は省略)を介してポリシリコン膜からなるフローティングゲート113が形成されている。N型拡散層105及び107付近の領域ではフローティングゲート113はメモリ用ゲート酸化膜を介してN型拡散層105及び107と一部重複して配置されている。N型拡散層105、107及びフローティングゲート113はセンストランジスタ119を構成する。N型拡散層107は、複数の不揮発性メモ

リセルで共通の共通ビットライン121に電気的に接続 されている。

【0007】N型拡散層105の表面の一部分にトンネル酸化膜123が形成されている。フローティングゲート113の一部分はトンネル酸化膜123上にも形成されている。トンネル酸化膜123はセンストランジスタ119のゲート酸化膜よりも膜厚が薄く形成されており、トンネル酸化膜123を介してメモリの書込み及び消去が行なわれる。

【0008】この不揮発性メモリの消去、すなわちフローティングゲート113への電子の注入を行なう場合、N型拡散層103を0V(ボルト)、N型拡散層107を所定の電位Vpp、例えば15Vに設定し、コントロールゲート109とセレクトゲート111に所定の電位Vpp、例えば15Vを印加することによって行なわれる。これにより、セレクトトランジスタ115がオンし、電子がN型拡散層105からトンネル酸化膜123を介してフローティングゲート113に注入される。

【0009】この不揮発性メモリの書込み、すなわちフローティングゲート113から電子の引抜きを行なう場合、コントロールゲート109を0V、N型拡散層107をオープンに設定し、N型拡散層103とセレクトゲート111に所定の電位Vppを印加することによって行なわれる。これにより、セレクトトランジスタ115がオンし、フローティングゲート113に注入されていた電子がトンネル効果によってトンネル酸化膜123を介してN型拡散層105に引き抜かれる。

【0010】この不揮発性メモリセルでは、セル内にセレクトトランジスタ115をもち、一本の共通ソースライン117及び1本の共通ピットライン121に複数の不揮発性メモリセルを接続し、特定のセレクトトランジスタ115だけをONさせることにより1つの不揮発性メモリセルを選択する方法をとっている。これにより、周辺のデコード回路等は共通ピットライン121あたり1つ備えていればよいので、面積効率は良くなっている。

【0011】しかし、消去時に、N型拡散層103とN型拡散層105の間及びN型拡散層105とN型拡散層107の間に高電圧を印可するため、セレクトトランジスタ115及びセンストランジスタ119を高電圧トランジスタにする必要があり、セレクトトランジスタ115及びセンストランジスタ119のオン電流が少なくなるという問題点を抱えていた。

【0012】また、通常セレクトトランジスタ115はセンストランジスタ119と同じNチャンネル型のトランジスタであるが、消去時においてN型拡散層103とN型拡散層105とN型拡散層107の間に高電圧を印可した場合、トンネル酸化膜123にかかる電圧について、セレクトトランジスタ115のしきい値電圧分だけ電圧ロスが発生するため、消

去効率を低下させる結果となっていた。

【0013】ところで、EEPROMメモリセルの他の用途として、集積回路内の回路ブロックの設定や構成を切り替える目的の部分に使用する場合がある。具体的には、メモリデバイス等における欠陥ビットの救済のためのアドレス切替え回路や、アナログデバイスにおける回路の条件設定等の切替え回路等である。このような切替え回路の用途の場合、不揮発性メモリセルはマトリックス状に配置せず、1~2個の不揮発性メモリセルを分離して配置している。切替え回路として使用する不揮発性メモリセルは、例えば特開平10-303719号公報に記載されている。

【0014】切替え回路として使用する不揮発性メモリセルの場合、高密度にセルを並べる必要がないので、図7に示した従来の不揮発性メモリセルのようにセル内にセレクトトランジスタを設ける必要はない。また、従来型の不揮発性メモリセルをそのまま切替え回路に使用した場合、不揮発性メモリセルの書替え時にソース領域とドレイン領域の間に高電圧を印加する必要があるので、周辺の書込み回路の構成が複雑になる欠点もあった。

[0015]

【発明が解決しようとする課題】本発明は上記の問題点に鑑みてなされたものであり、ソース領域とドレイン領域の間に高電圧を印加しなくても書き替えることができる不揮発性メモリセルを備えた半導体装置を提供することを目的とするものである。

[0016]

【課題を解決するための手段】本発明にかかる半導体装置は、第1導電型の半導体基板上に互いに分離して形成 された第2導電型のコントロールゲート領域、ソース領域 及びドレイン領域とはゲート酸化膜を介し、上記半 導体基板及び上記コントロールゲート領域とは絶縁膜を介して上記チャンネル領域上から上記コントロールゲート領域上に延伸して形成されたフローティングゲートの一部は互いに他方のセンストランジスタを2個もち、両センストランジスタの上記コントロールゲート領域とは酸化度を介して重なり合い、この酸化膜の少なくとも一部はトンネル酸化度を構成する不揮発性メモリセルを備えているものである。

【0017】本発明の不揮発性メモリセルでは、一方のコントロールゲート領域と他方のコントロールゲート領域の間に所定の電圧を印加することにより、一方のフローティングゲートへの電子の注入又は引抜きと、他方のフローティングゲートへの電子の引抜き又は注入を同時に行なうことができる。

【0018】例えば一方のコントロールゲート領域に高 電圧を印加し、他方のコントロールゲート領域に低電圧 を印加した場合、一方のコントロールゲート領域上のフローティングゲートについては他方のコントロールゲート領域上に延伸する部分からトンネル酸化膜を介して電子が注入されて消去状態になり、他方のコントロールゲート領域上のフローティングゲートについては一方のコントロールゲート領域上に延伸する部分からトンネル酸化膜を介して電子が引き抜かれて書込み状態になる。

【0019】本発明の不揮発性メモリセルでは、一方のコントロールゲート領域と他方のコントロールゲート領域の間に所定の電圧を印加することにより、ソース領域とドレイン領域の間に高電圧を印加しなくても書き替えることができる。さらに、従来の不揮発性メモリセルのようにはセレクトトランジスタを設けなくてもよいので、両コントロールゲート領域に所定の電圧を直接印加することができ、セレクトトランジスタに起因する消去効率の低下をなくすことができる。

[0020]

【発明の実施の形態】通常、トランジスタに高電圧を印加する場合、拡散層からなるソース領域及びドレイン領域を高耐圧向けの二重拡散構造にする等の特別な対応が必要である。この場合、トランジスタのチャンネル長が長くなり、ソース領域とドレイン領域の間に寄生抵抗がつくため、トランジスタの能力が低下し、不揮発性メモリセルとしてのセル電流(トランジスタのオン電流)が低下する。

【0021】そこで本発明の半導体装置において、上記センストランジスタは低耐圧トランジスタであることが好ましい。本発明を構成する不揮発性メモリセルによれば、書替え時にソース領域及びドレイン領域に高電圧を印加する必要がないので、上記センストランジスタを低耐圧向けのソース領域及びドレイン領域を備えた低耐圧トランジスタにすることができる。これにより、不揮発性メモリセルとしてのセル電流を大きくとることができる。

【0022】本発明の半導体装置において、上記ソース 領域及び上記ドレイン領域は上記センストランジスタご とに設けられており、2組の上記ソース領域及び上記ド レイン領域は上記半導体基板上に同じ方向に形成されて いることが好ましい。その結果、2個のセンストランジ スタにおいて、製造プロセス上のパラツキの影響を受け にくくすることができ、ペア性を向上させることができ る。

【0023】本発明の半導体装置において、上記フローティングゲート上に絶縁膜を介して形成され、上記コントロールゲート領域と電気的に接続されている導電体を上記センストランジスタごとに備えていることが好ましい。その結果、上記導電体を含むコントロールゲート領域とフローティングゲートのカップリング比を大きくすることができ、書込み及び消去の特性を向上させることができる。

【0024】本発明を構成する不揮発性メモリセルが適用される回路の一例として、本発明の上記不揮発性メモリセルと、上記不揮発性メモリセルの記憶状態に応じて出力信号を出力する出力回路からなる切替え回路を挙げることができる。本発明を構成する不揮発性メモリセルを書替え回路に適用した場合、不揮発性メモリセルの書替え時にソース領域とドレイン領域の間に高電圧を印加する必要がないので、周辺の書込み回路の構成を簡単にすることができる。

【0025】本発明を構成する不揮発性メモリセルが適 用される回路の他の例として、入力電圧を分割して分割 電圧を供給するための分割抵抗と、基準電圧を供給する ための基準電圧発生回路と、上記分割抵抗からの分割電 圧と上記基準電圧発生回路からの基準電圧を比較するた めの比較回路を備えた電圧検出回路を挙げることができ る。その電圧検出回路において、上記分割抵抗は、複数 の抵抗値調整用抵抗索子が直列に接続され、上記抵抗値 調整用抵抗素子に対応してトランジスタが並列に接続さ れており、上記トランジスタごとに上記トランジスタの オンとオフを切り替えるための上記切替え回路を備えて いることが好ましい。その結果、切替え回路の制御によ り上記トランジスタのオンとオフを切り替えることによ り、分割抵抗の抵抗値を調整することができ、さらに分 割抵抗の抵抗値の再設定を行なうことができる。これに より、電圧検出回路の出力電圧設定の変更ができる。

【0026】本発明を構成する不揮発性メモリセルが適 用される回路のさらに他の例として、入力電圧の出力を 制御する出カドライバと、出力電圧を分割して分割電圧 を供給するための分割抵抗と、基準電圧を供給するため の基準電圧発生回路と、上記分割抵抗からの分割電圧と 上記基準電圧発生回路からの基準電圧を比較し、比較結 果に応じて上記出力ドライバの動作を制御するための比 較回路を備えた定電圧発生回路を挙げることができる。 その定電圧発生回路において、上記分割抵抗は、複数の 抵抗値調整用抵抗素子が直列に接続され、上記抵抗値調 整用抵抗素子に対応してトランジスタが並列に接続され ており、上記トランジスタごとに上記トランジスタのオ ンとオフを切り替えるための上記切替え回路を備えてい ることが好ましい。その結果、切替え回路の制御により 上記トランジスタのオンとオフを切り替えることによ り、分割抵抗の抵抗値を調整することができ、さらに分 割抵抗の抵抗値の再設定を行なうことができる。これに より、定電圧発生回路の出力電圧設定の変更ができる。 [0027]

【実施例】図1は半導体装置の実施例の不揮発性メモリセル部分を示す図であり、(A)は平面図、(B)は(A)のA-A位置での断面図、(C)は(A)のB-B位置での断面図、(D)は(A)のC-C位置での断面図である。P型半導体基板1の表面に案子分離のためのフィールド酸化膜3((A)での図示は省略)が例え

ば4500~7000A、ここでは5000Aの膜厚で 形成されている。

【0028】フィールド酸化膜3に囲まれたP型半導体基板1の領域に、N型拡散層からなるドレイン領域5 a,5b、共通ソース領域7、コントロールゲート領域9a,9bが形成されている。ドレイン領域5aと共通ソース領域7は間隔をもって形成され、ドレイン領域5bと共通ソース領域7は間隔をもって形成され、ドレイン領域5a、共通ソース領域7及びドレイン領域5bは一列に配列されている。

【0030】コントロールゲート領域9aはドレイン領域5a,5b、共通ソース領域7と間隔をもって形成されており、コントロールゲート領域9bはドレイン領域5a,5b、共通ソース領域7に対してコントロールゲート領域9aとは反対側の領域にドレイン領域5a,5b、共通ソース領域7と間隔をもって形成されている。

【0031】ドレイン領域5a,5b、共通ソース領域7、コントロールゲート領域9a,9bが形成された領域を含む、フィールド酸化膜3に囲まれたP型半導体基板1の表面に例えば80~110A、ここでは100Aのシリコン酸化膜11((A)での図示は省略)が形成されている。コントロールゲート領域9a,9b表面の一部の領域にはシリコン酸化膜11よりも薄い膜厚、例えば90~100A、ここでは90Aの膜厚をもつトンネル酸化膜が形成されている。コントロールゲート領域9bにはトンネル酸化膜13aが形成されている。

【0032】シリコン酸化膜11上及びトンネル酸化膜13a,13b上に膜厚が例えば2500~4500 A、ここでは3500Aのポリシリコン膜からなるフローティングゲート15a,15bが形成されている。フローティングゲート15aはコントロールゲート15aの一部は、ドレイン領域5aと共通ソース領域7の間のチャンネル領域1a上を介して、コントロールゲート領域9b上のトンネル酸化膜13b上に延伸して形成されている。フローティングゲート15bはコントロールゲート領域9b上の形成されている。フローティングゲート15bの一部は、ドレイン領域5bと共通ソース領域7の間のチャン ネル領域 1 b 上を介して、コントロールゲート領域 9 a 上のトンネル酸化膜 1 3 a 上に延伸して形成されてお り、その部分はプログラムゲートとして働く。

【0033】チャンネル領域1a、ドレイン領域5a、共通ソース領域7、チャンネル領域1a上のシリコン酸化膜11及びそのチャンネル領域1a上のフローティングゲート15aはNチャンネル型のセンストランジスタ17aを構成する。チャンネル領域1b、ドレイン領域5b、共通ソース領域7、チャンネル領域1b上のシリコン酸化膜11及びそのチャンネル領域1b上のフローティングゲート15bはNチャンネル型のセンストランジスタ17bを構成する。

【0034】ドレイン領域5a上にはコンタクト19aが形成され、ドレイン領域5b上にはコンタクト19bが形成され、共通ソース領域7上にはコンタクト21が形成され、コントロールゲート領域9a上にはコンタクト23aが形成され、コントロールゲート領域9b上にはコンタクト23bが形成されている。

【0035】図2は、図1に示した不揮発性メモリセルを備えた切替え回路とその切替え回路の動作を制御するための書込み制御回路を備えた一実施例を示す回路図である。図1及び図2を参照してこの実施例を説明する。

【0036】切替え回路24において、不揮発性メモリ素子25のコントロールゲート領域9a,9bはコンタクト23a,23bを介して書込み制御回路27に電気的に接続されている。書込み制御回路27には、不揮発性メモリセル25のフローティングゲート15a,15bの書込み及び消去時にコントロールゲート領域9a又は9bに印加するための高電圧電源VPPと、接地電位GNDに接続されている。

【0037】センストランジスタ17a, 17bの共通ソース領域7はコンタクト21を介して接地電位GNDに接続されている。センストランジスタ17aのドレイン領域5aは接続点29を介してPチャンネル型の読出し用トランジスタ31のドレインに接続されている。センストランジスタ17bのドレイン領域5bは接続点33を介してPチャンネル型の読出し用トランジスタ35のドレインに接続されている。

【0038】読出し用トランジスタ31,35のソースは読出し用電源VCCに接続されている。読出し用トランジスタ31のゲートは接続点33に接続されている。読出し用トランジスタ35のゲートは接続点29に接続されている。接続点33はインバータ37にも接続されている。インパータ37の出力(OUT)が切替え回路の出力である。読出し用トランジスタ31,35及びインバータ37は、不揮発性メモリセル25の記憶状態に応じて出力信号を出力する出力回路を構成する。切替え回路25において、インパータ37の出力が論理値1のときをオン状態、論理値0のときをオフ状態とする。

【0039】切替え回路24をオン状態(出力の論理値

が1)にする場合、書込み制御回路27により、例えば コントロールゲート領域9aに11Vの髙電圧、コント ロールゲート領域9bに0Vを印加する。

【0040】コントロールゲート領域9a上のトンネル酸化膜13aでは、トンネル現象によりコントロールゲート領域9a上のフローティングゲート15bからコントロールゲート領域9aへ電子の引抜きが起こり、フローティングゲート15b全体が正に帯電する。これにはり、センストランジスタ17bはしきい値電圧が負のデブリージョントランジスタになる(書込み状態)。【0041】一方、コントロールゲート領域9bからコントロールゲート領域9bからコントロールゲート領域9bカットロールゲート領域9bからコントロールゲート領域9bカットコングゲート15a全体が負に帯電する。これにより、センストランジスタ17aは高いしきい値でもつエンハンスメントトランジスタになる(消去状態)。

【0042】センストランジスタ17aを消去状態にし、センストランジスタ17bを書込み状態にした状態で、書込み制御回路27によりコントロールゲート領域9a及び9bに例えば2Vの一定電圧にする。このどき、センストランジスタ17aは高いしきい値電圧をもっているのでオフ状態になり、センストランジスタ17bはしきい値電圧が負の値をもっているのでオン状態になる。

【0043】センストランジスタ17bのオン状態によって接続点33の電圧が0Vの電位レベルすなわち論理値0になる。これにより、読出し用トランジスタ31はオン状態になって接続点29の電圧がVCCになり、読出し用トランジスタ35はオフ状態になる。接続点33の論理値0はインバータ37により反転され論理値1にされて出力される。

【0044】切替え回路24をオフ状態(出力の論理値が0)にする場合、オン状態にする場合とは逆に、魯込み制御回路27により、例えばコントロールゲート領域9aに0V、コントロールゲート領域9bに11Vの高電圧を印加する。これにより、オン状態にする場合とは逆に、トンネル酸化膜13aを介してコントロールゲート領域9aからフローティングゲート15bが負に帯電してセンストランジスタ17bはエンハンスメントトランジスタになり(消去状態)、トンネル酸化膜13bを介してフローティングゲート15aからコントロールゲート領域9bへ電子の引抜きが起こり、フローティングゲート15aが正に帯電してセンストランジスタ17aはデプリージョントランジスタになる(魯込み状態)。

【 0 0 4 5 】 センストランジスタ 1 7 a を 書込み状態に し、センストランジスタ 1 7 b を消去状態にした状態 で、書込み制御回路 2 7 によりコントロールゲート領域 9 a 及び 9 b に 例えば 2 V の一定電圧にする。このとき、センストランジスタ 1 7 a はしきい値電圧が負の値をもっているのでオン状態になり、センストランジスタ 1 7 b は高いしきい値電圧をもっているのでオフ状態になる。

【0046】センストランジスタ17aのオン状態によって接続点29の電圧が0Vになる。これにより、読出し用トランジスタ35はオン状態になって接続点33の電圧がVCCの電位レベルすなわち論理値1になり、読出し用トランジスタ31はオフ状態になる。接続点33の論理値1はインパータ37により反転され論理値0にされて出力される。

【0047】このように、不揮発性メモリセル24では、ソース領域とドレイン領域の間に高電圧を印加しなくても書き替えることができる。さらに、従来の不揮発性メモリセルのようにはセレクトトランジスタを設けなくてもよいので、コントロールゲート領域9a,9bに所定の電圧を直接印加することができ、セレクトトランジスタに起因する消去効率の低下をなくすことができる。

【0048】さらに、この実施例では、ドレイン領域5a,5b及び共通ソース領域7に高電圧を印加する必要はないので、ドレイン領域5a,5b及び共通ソース領域7は二重拡散構造等の高耐圧向けにはされておらず、チャンネル領域1a,1bのチャンネル長は例えば1.0μmであり、センストランジスタ17a,17bは低耐圧トランジスタにより構成されている。これにより、センストランジスタ17a,17bのオン電流(セル電流)を大きくとることができる。

【0049】図3は半導体装置の他の実施例の不揮発性メモリセル部分を示す平面図である。図1と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。図1に示した不揮発性メモリセルと異なる点は、センストランジスタ17aにはドレイン領域5a及びソース領域7aが設けられており、センストランジスタ17bにはドレイン領域5b及びソース領域7bが設けられている点である。ドレイン領域5a及びソース領域7aの組とドレイン領域5b及びソース領域7bの組はP型半導体基板上に同じ方向に形成されている

【0050】ドレイン領域5aはコンタクト19aを介して配線層39aに電気的に接続されており、ドレイン領域5bはコンタクト19bを介して配線層39bに電気的に接続されている。ソース領域7aはコンタクト21aを介して、ソース領域7bはコンタクト21bを介して、共通配線層41に電気的に接続されている。

【0051】この実施例では、ソース領域及びドレイン 領域がセンストランジスタ17a, 17bごとに設けられており、ドレイン領域5a及びソース領域7aの組と ドレイン領域5b及びソース領域7bの組はP型半導体 基板上に同じ方向に形成されているので、センストランジスタ17a, 17bにおいて製造プロセス上のパラツキの影響を受けにくくすることができ、ペア性を向上させることができる。

【 O O 5 2 】図4は半導体装置のさらに他の実施例の不揮発性メモリセル部分を示す図であり、(A)は平面図、(B)は(A)のA-A位置での断面図、(C)は(A)のB-B位置での断面図、(D)は(A)のC-C位置での断面図である。図1と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

【0053】P型半導体基板1の表面にフィールド酸化膜3が形成され、フィールド酸化膜3に囲まれたP型半導体基板1の領域に、チャンネル領域1a,1b、ドレイン領域5a,5b、共通ソース領域7、コントロールゲート領域9a,9bが形成されている。フィールド酸化膜3に囲まれたP型半導体基板1の表面にシリコン酸化膜11及びトンネル酸化膜13a,13bが形成されている。シリコン酸化膜11上及びトンネル酸化膜13a,13b上にフローティングゲート15a,15bが形成され、センストランジスタ17a,17bが形成されている。

【0054】フィールド酸化膜3上、シリコン酸化膜11上及びフローティングゲート15a, 15b上に絶縁膜43が形成されている。絶縁膜43は例えば下層側から順にシリコン酸化膜、シリコン窒化膜、シリコン酸化膜からなる積層膜であり、下層のシリコン酸化膜の膜厚は100A、シリコン窒化膜の膜厚は100A、上層のシリコン酸化膜の膜厚は30Aである。

【0055】絶縁膜43上に例えば膜厚が1500~4000人、ここでは3500人のポリシリコン膜からなる導電体45a,45bが形成されている。導電体45aはコントロールゲート領域9a上にあるフローティングゲート15aを覆って形成されており、コンタクト47aを介してコントロールゲート領域9aに電気的に接続されている。導電体45bはコントロールゲート領域9b上にあるフローティングゲート15bを覆って形成されており、コンタクト47bを介してコントロールゲート領域9bに電気的に接続されている。ここでは導電体としてポリシリコン膜を用いているが、本発明はこれに限定されるものではなく、金属材料からなる導電体を形成してもよい。

【0056】シリコン酸化膜11及び絶縁膜43には、ドレイン領域5a上にコンタクト19aが形成され、ドレイン領域5b上にコンタクト19bが形成され、共通ソース領域7上にコンタクト21が形成され、コントロールゲート領域9a上にコンタクト23aが形成され、コントロールゲート領域9b上にコンタクト23bが形成されている。

【〇〇57】この実施例では、フローティングゲート1

5 a, 15 b上に絶縁膜43を介して形成され、コンタクト47 a, 47 bを介してコントロールゲート領域9 a, 9 b と電気的に接続されている導電体45 a, 45 b を備えているので、導電体45 a を含むコントロールゲート領域9 a とフローティングゲート15 a、及び導電体45 b を含むコントロールゲート領域9 b とフローティングゲート15 b のカップリング比をそれぞれ大きくすることができ、魯込み及び消去の特性を向上させることができる。

【0058】図5は、図2に示した切替え回路と定電圧発生回路を備えた一実施例を示す回路図である。直流電源51からの電源を安定して供給すべく、定電圧発生回路49は、直流電源51が接続される入力端子(Vbat)53、基準電圧発生回路(Vref)55、演算増幅器57、出力ドライバを構成するPチャネル型MOSトランジスタ(以下、PMOSと略記する)59、分割抵抗61,63及び出力端子(Vout)65を備えている。

【0059】分割抵抗63はR0により構成される。分割抵抗61は、直列に接続された複数の抵抗値調整用抵抗素子R1,R2,…Ri-1,Riに対応してトランジスタSW1,SW2,…SWi-1,SWiが並列に接続されている。トランジスタSW1,SW2,…SWi-1,SWiのオンとオフを切り替えるための複数の切替え回路24が設けられている。複数の切替え回路24が設けられている。複数の切替え回路24の出力は対応するトランジスタSW1,SW2,…SWi-1,SWiのゲートに接続されている。

【0060】定電圧発生回路49の演算増幅器57では、出力端子がPMOS59のゲート電極に接続され、反転入力端子に基準電圧発生回路55から基準電圧Vrefが印加され、非反転入力端子に出力電圧Voutを抵抗61と63で分割した電圧が印加され、抵抗61、63の分割電圧が基準電圧Vrefに等しくなるように制御される。

【0061】図6は、図2に示した切替え回路と電圧検出回路を備えた一実施例を示す回路図である。電圧検出回路73において、測定すべき端子の電圧(入力電圧 V sens)が入力される入力端子67と接地電位の間に、分割抵抗61,63及び発振防止用抵抗素子RHが直列に接続されている。分割抵抗61,63の構成は図5と同じである。抵抗値調整用抵抗素子R1,R2,…Riに対応してトランジスタSW1,SW2,…SWi-1,SWiが並列に接続され、トランジスタSW1,SW2,…SWi-1,SWiに対応して複数の切替え回路24が設けられている。発振防止用抵抗素子RHに並列にNチャンネル型の発振防止用トランジスタSWHが接続されている。発振防止用トランジスタSWHが接続されている。発振防止用トランジスタSWH

のゲートは演算増幅器57の出力に接続されている。

【0062】演算増幅器57の反転入力端子は分割抵抗61と63の間の接続点に接続されている。演算増幅器57の非反転入力端子に基準電圧発生回路55が接続され、基準電圧Vrefが印加される。演算増幅器57の出力はインパータ69及び出力端子(DTout)71を介して外部に出力される。

【0063】電圧検出回路73において、高電圧検出状態では発振防止用抵抗素子RHはオフ状態であり、入力端子67から入力される測定すべき端子の電圧が高く、分割抵抗61と分割抵抗63及び発振防止用抵抗素子RHにより分割された電圧が基準電圧Vrefよりも高いときは演算増幅器57の出力が論理値0を維持し、その出力はインパータ69により反転され論理値1にされて出力端子71から出力される。このとき演算増幅器57の反転入力端子に入力される分割電圧は、

{(RO) + (RH)} / {(R1) + · · · · · + (Ri-1) + (Ri)
【0064】測定すべき端子の電圧が降下してきて分割抵抗61と分割抵抗63及び発振防止用抵抗素子RH63により分割された電圧が基準電圧Vref以下になると演算増幅器57の出力が論理値1になり、その出力はインバータ69により反転され論理値0にされて出力端子71から出力される。

【0065】演算増幅器57の出力が論理値1になると、発振防止用トランジスタSWHがオン状態になり、分割抵抗63が発振防止用トランジスタSWHを介して接地電位に接続され、分割抵抗61と63の間の電圧が低下する。これにより、演算増幅器57の出力は論理値1を維持し、電圧検出回路73は低電圧検出状態になる。このように、発振防止用抵抗索子RH及び発振防止用トランジスタSWHは入力電圧Vsensが低下してきたときに電圧検出回路73の出力の発振を防止する。

【0066】電圧検出回路73の低電圧検出状態における演算増幅器57の反転入力端子に入力される分割電圧は、

 $(R0) / \{(R1) + \cdots + (Ri-1) + (Ri) + (R0) \cdots$

である。電圧検出回路73を高電圧検出状態するための解除電圧は、低電圧検出状態における演算増幅器57の反転入力端子に入力される分割電圧が基準電圧Vrefよりも大きくなる入力電圧Vsensである。

【0067】図5及び図6に示した実施例では、切替え回路24の制御により、トランジスタSW1, SW2, …SWi-1, SWiのオンとオフを選択して、分割抵抗61の抵抗値を調整することができる。これにより、定電圧発生回路53の出力電圧及び電圧検出回路73の出力電圧について設定電圧を調整することができる。

【0068】従来の定電圧発生回路及び電圧検出回路で

は、トランジスタSW1, SW2, …SWi-1, SWi及び切り替え回路24に代えて、抵抗値調整用抵抗索子R1, R2, …Ri-1, Riごとにポリシリコン又は金属材料からなるヒューズが並列に接続され、ヒューズを切断することにより分割抵抗の抵抗値を調整していた。

【0069】図5及び図6に示した実施例では、切替え回路24の制御により、ヒューズでは困難であった一度オフ状態にしたスイッチ(トランジスタSW1,SW2,…SWi-1,SWi)を再度オン状態にすることができるので、定電圧発生回路53の出力電圧及び電圧検出回路73の出力電圧について設定電圧の変更を自由に行なうことができる。

【0070】さらに、不揮発性メモリセルへの書込みにより切替え回路24のオン状態又はオフ状態を切り替えることができるので、半導体装置をパッケージに収容した後でも、定電圧発生回路53の出力電圧及び電圧検出回路73の出力電圧について設定電圧の調整及び変更を行なうことができる。

【0071】以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

[0072]

【発明の効果】請求項1に記載された半導体装置では、 第1導電型の半導体基板上に互いに分離して形成された 第2導電型のコントロールゲート領域、ソース領域及び ドレイン領域と、ソース領域とドレイン領域の間のチャ ンネル領域とはゲート酸化膜を介し、半導体基板及びコ ントロールゲート領域とは絶縁膜を介してチャンネル領 域上からコントロールゲート領域上に延伸して形成され たフローティングゲートを備えたセンストランジスタを 2個もち、両センストランジスタのフローティングゲー トの一部は互いに他方のセンストランジスタのコントロ ールゲート領域上に延伸してコントロールゲート領域と は酸化膜を介して重なり合い、この酸化膜の少なくとも 一部はトンネル酸化膜を構成する不揮発性メモリセルを 備えているようにしたので、ソース領域とドレイン領域 の間に高電圧を印加しなくても書き替えることができ る。さらに、従来の不揮発性メモリセルのようにはセレ クトトランジスタを設けなくてもよいので、両コントロ ールゲート領域に所定の電圧を直接印加することがで き、セレクトトランジスタに起因する消去効率の低下を なくすことができる。

【0073】請求項2に記載された半導体装置では、センストランジスタは低耐圧トランジスタであるようにしたので、不揮発性メモリセルとしてのセル電流を大きくとることができる。

【0074】請求項3に記載された半導体装置では、ソース領域及びドレイン領域はセンストランジスタごとに

設けられており、2組のソース領域及びドレイン領域は 半導体基板上に同じ方向に形成されているようにしたの で、2個のセンストランジスタにおいて、製造プロセス 上のパラツキの影響を受けにくくすることができ、ペア 性を向上させることができる。

【0075】請求項4に記載された半導体装置では、フローティングゲート上に絶縁膜を介して形成され、コントロールゲート領域と電気的に接続されている導電体をセンストランジスタごとに備えているようにしたので、導電体を含むコントロールゲート領域とフローティングゲートのカップリング比を大きくすることができ、書込み及び消去の特性を向上させることができる。

【0076】請求項5に記載された半導体装置では、不揮発性メモリセルと、不揮発性メモリセルの記憶状態に応じて出力信号を出力する出力回路からなる切替え回路において、不揮発性メモリセルとして本発明を構成する不揮発性メモリセルを備えているようにしたので、不揮発性メモリセルの書替え時にソース領域とドレイン領域の間に高電圧を印加する必要がないので、周辺の書込み回路の構成を簡単にすることができる。

【0077】請求項6に記載された半導体装置では、電圧検出回路において、分割抵抗は、複数の抵抗値調整用抵抗素子が直列に接続され、抵抗値調整用抵抗素子に対応してトランジスタが並列に接続されており、トランジスタのオンとオフを切り替えるための切替え回路を備えているようにしたので、切替えるいの制御によりトランジスタのオンとオフを切り替えることがの制御により、分割抵抗の抵抗値を調整することができる。これにより、電圧検出回路の出力電圧設定の変更ができる。

【0078】請求項6に記載された半導体装置では、定電圧発生回路において、分割抵抗は、複数の抵抗値調整用抵抗素子が直列に接続され、抵抗値調整用抵抗素子に対応してトランジスタが並列に接続されており、トランジスタごとにトランジスタのオンとオフを切り替えるための切替え回路を備えているようにしたので、切替え回路の制御によりトランジスタのオンとオフを切り替える

ことにより、分割抵抗の抵抗値を調整することができ、 さらに分割抵抗の抵抗値の再設定を行なうことができ る。これにより、定電圧発生回路の出力電圧設定の変更 ができる。

【図面の簡単な説明】

【図1】半導体装置の実施例の不揮発性メモリセル部分を示す図であり、(A)は平面図、(B)は(A)のA-A位置での断面図、(C)は(A)のB-B位置での断面図、(D)は(A)のC-C位置での断面図である。

【図2】図1に示した不揮発性メモリセルを備えた切替 え回路とその切替え回路の動作を制御するための書込み 制御回路を備えた一実施例を示す回路図である。

【図3】半導体装置の他の実施例の不揮発性メモリセル 部分を示す平面図である。

【図4】半導体装置のさらに他の実施例の不揮発性メモリセル部分を示す図であり、(A)は平面図、(B)は(A)のA-A位置での断面図、(C)は(A)のB-B位置での断面図、(D)は(A)のC-C位置での断面図である。

【図5】図2に示した切替え回路と定電圧発生回路を備えた一実施例を示す回路図である。

【図6】図2に示した切替え回路と電圧検出回路を備えた一実施例を示す回路図である。

【図7】従来例の不揮発性メモリセルを示す平面図であ る。

【符号の説明】

1 P型半導体基板

3 フィールド酸化膜

5 a , 5 b ドレイン領域

7 共通ソース領域

9a, 9b コントロールゲート領域


11 シリコン酸化膜


13a, 13b トンネル酸化膜

15a, 15b フローティングゲート

17a, 17b センストランジスタ

19a, 19b, 21 コンタクト





フロントページの続き

(51) Int. CI. 7

識別記号

FΙ

テーマコード(参考)

(72) 発明者 岩井 盛家

HO3K 17/30

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

Fターム(参考) 58025 AA03 AB01 AC01 AD02 AD04

ADO8 ADO9 AD13 AEO0

5F083 EP02 EP09 EP22 EP30 EP34

EP35 EP42 EP72 ER03 ER07

ER14 ER17 ER21 GA19 GA22

5F101 BA02 BA16 BA24 BA36 BB03

BB06 BB09 BC01 BD24 BE02

BE05 BE07 BG07

5J055 AX11 BX01 CX27 DX02 EY01

EY03 EY21 EZ09 EZ29 EZ51

GX01 GX02 GX07 GX08